Организация JEDEC анонсировала стандарт SPHBM4, призванный радикально снизить затраты на производство высокопроизводительной памяти для ИИ-ускорителей. Переход на 512-битный интерфейс позволяет отказаться от дорогостоящих кремниевых интерпозеров в пользу более доступных органических подложек, что упрощает архитектуру чипов и делает масштабирование вычислительных мощностей для обучения и инференса моделей более экономически эффективным.
Основная проблема текущих решений HBM (High Bandwidth Memory) заключается в сложности их интеграции. Использование кремниевых интерпозеров требует прецизионной сборки и увеличивает площадь кристалла, что существенно повышает итоговую стоимость GPU. Новый стандарт SPHBM4 (Standard Performance High Bandwidth Memory) оптимизирует физическую компоновку, сохраняя высокую пропускную способность, но при этом адаптируя её под массовое производство на стандартных печатных платах.
Это изменение открывает путь к созданию более доступных ускорителей для центров обработки данных. Снижение зависимости от специализированных технологий корпусирования (advanced packaging) позволит производителям полупроводников быстрее наращивать объемы выпуска оборудования, необходимого для работы с крупными языковыми моделями, не жертвуя при этом скоростью передачи данных между памятью и процессором.
Ключевые факты
- Стандарт SPHBM4 использует 512-битный интерфейс вместо традиционных для HBM3/HBM3E 1024-битных шин.
- Переход на органические подложки исключает необходимость использования дорогих кремниевых интерпозеров.
- Технология направлена на снижение стоимости производства памяти при сохранении высокой пропускной способности.
- Новый стандарт упрощает процесс корпусирования чипов, делая его более совместимым с существующими мощностями по сборке полупроводников.